(8) Japanese Patent Application Laid-Open No. JP61-67130 (1986) (corresponding to USP4,748,581)

⑲ 日本.国特許庁(JP)

①特許出頭公開

# 四公開特許公報(A)

昭61-67130

@Int\_CI\_4

識別記号

**庁内整理番号** 

母公開 昭和61年(1986)4月7日

G 06 F 7/552

7056-5B

客査請求 未請求 発明の数 3 (全6頁)

❷発明の名称 ディジタル平開回路

②特 顧 昭60-197480

**愛出 願 昭60(1985)9月6日** 

優先権主張

❷1984年9月7日9オランダ(NL)⑩8402740

砂発明者 -

ニコラス・コルネリ

プス・フルーイランペ

オランダ国5621 ペーアー アインドーフエン フルーネ

ス・デ・トロイ

ヴアウツウエツハ1

⑪出 願 人 エヌ・ベー・フィリツ

.オランダ国5621 ペーアー アインドーフェン フルーネ

ヴアウツウエツハ1

ンフアブリケン

20代 理 人 弁理士 杉村 暁秀 外1名

明 知 者

- 1. 発明の名称 ディジタル平開回路
- 2. 特許請求の範囲
  - 1. 各々第1及び第2 データ入力端子、制御入力 端子、桁上げ信号入力端子、桁上げ信号出力 備子及び和信号出力端子を有する多数の可制 御給理加算 / 鴻算セル (CASセル) から成 る、ピット重みが-1から-2n へ減少する2nビ ットの2進数の平方根を求める、即ち平開す るディジタル平開回路であって、n個のサブ 回路を具え、その第m番サブ回路はm+1個 のCASセルを具え(ここで1≤m≤n)、 所定の重みのピット信号を処理するCASセ ルの桁上げ信号出力端子を次の高い重みのピ ット信号を処理するCASセルの桁上げ信号 入力端子に接続し、第m番サブ回路内の重み - mを有する信号を処理するCASセルの桁 上げ信号出力端子をもって当該平開回路の重 みーmを有する出力ピット用の第m番出力端

子を構成し、第四番サブ回路内の第(m-i) 番CASセルの第1データ入力帽子を当該平 開回路の第(m-i)番出力端子に接続し (ここで1 ≤ i ≤ m)、第m署サブ回路内の 第(m-i)番CASセルの第2データ入力 婦子を第(m-1)番サブ回路内の第m番C ASセルの和信号出力増子に接続し(ここで 1 ≤ i ≤ m )、第m番サブ回路内のCASセ ルのうち少なくとも、その第2データ入力端 子が第(m‐l)番サブ回路のCASセルの 和信号出力端子に接続されたCASセルの制 御入力婦子を当該平開回路の第(m-l)番 出力端子に接続し、第m番サブ回路の第m番 及び第m+1番CASセルはそれらの第2デ - タ入力端子にそれぞれ重みー2m+1及び - 2 mを有するビット信号を受信し、且つこ の第m+し番セルの制御入力端子はその桁上 げ信号入力婚子に接続して成る平開回路にお いて、第m番サブ回路の各々だおいて重みー 2m+1及び-2mを有するピット信号を処

理する2個のCASセルはそれらの第1データ入力端子に2進値1を、それらの制御入力 端子に2進値0を受信するようにしたことを 特徴とするディジタル平開回路。

2. 各々第1及び第2データ入力端子、制御入力 始子、桁上げ信号入力端子、桁上げ信号出力 端子及び和信号出力端子を有する多数の可制 御論理加算/滅算セル(CASセル)から成 る、ビット重みが-1から-2へ減少する2 ηピットの2進数の平方根を求める、即ち平 開するディジタル平開団路であって、n個の サブ回路を具え、その第m番サブ回路はm個 のCASセルを具え(ここで1≤m≤n)、 所定の重みのピット信号を処理するCASセ ルの桁上げ信号出力端子を次の高い重みのビ ット信号を処理するCASセルの桁上げ信号 入力端子に接続し、第m番サブ回路内の重み - mを有する信号を処理するCASセルの桁 上げ信号出力端子をもって当該平陽回路の重 み - m を有する出力ビット用の第m 番出力端 子を構成し、第m番サブ回路内の第(m~i) 番CASセルの第1データ入力端子を当該平 開回路の第(m-i)番出力鑰子に接続し (ここで 1 ≤ i ≤ m)、第m 番サブ回路内の 第(m-i)番CASセルの第2データ入力 端子を第(m-1)番サブ回路内の第m番 C ASセルの和信号出力罐子に接続しくここで 2 ≤ i ≤ m )、第 m 番サブ回路内のCASセ ルのうち少なくとも、その第2データ入力端 子が第(m-1)番サブ回路のCASセルの 和信号出力端子に接続されたCASセルの制 御入力嫡子を当該平開回路の第(m-1)巻 出力端子に接続し、第m番サブ回路の第m番 CASセルはその第2データ入力端子に重み - 2 m + 1 を有するピット信号を受信して成 る平開回路において、第m番サブ回路の各々 において重みー2m+〔を有するビット信号 を処理するCASセルはその第1データ入力 端子に2 進値1を、その制御入力端子に2進 슅 ()を受信し、第m番サブ団路の各々は入力

端子に重みー2mを有するビット信号を受信するインパータを具え、該インパータの出力 端子を第m番サブ回路の第m番CASセルの 桁上げ信号入力端子及び第(m+1)番サブ 回路の第m番CASセルの第2データ入力端 子に接続したことを特徴とするディジタル平 期回路。

- mを有する信号を処理するCASセルの桁 上げ信号出力端子をもって当該平開回路の重 み-mを有する出力ピット用の第m番出力端 子を構成し、第m番サブ回路内の第(m-i) 番CASセルの第1データ入力端子を当該平 開回路の第(m-i)番出力端子に接続し (ここで2≤i≤m)、第m番サブ回路内の 第(m-i)番CASセルの第2データ入力 始子を第 (m-1)番サブ回路内の第 (mi + 1 ) 番CASセルの和信号出力端子に接 続し(ここで2≤i≤m)、第m番サブ回路 内のCASセルのうち少なくとも、その第2 データ入力端子が第(m-1)番サブ回路の CASセルの和信号出力端子に接続されたC ASセルの制御入力端子を当該平開回路の第 (m-1)番出力端子に接続して成る平開回 路において、第1サブ回路は第1及び第2輪 理セルを具え、他の全てのサブ回路は第1、 第2及び第3論理セルを具え、各第3論理セ ルは入力端子が並列に接続されたANDゲー

トと排他ORゲートを具え、第2サブ回路内 の第3論理セルのANDゲートの出力端子を 当該平開回路の第2出力端子とすると共に第 3 サブ回路の第1 CASセルの制御入力端子 に接続し、第mサブ回路内の第3論理セルの ANDゲートの出力端子を第mサブ回路の第 (m-2) CASセルの桁上げ信号入力端子 に接続し、第mサブ回路内の第3論理セルの 排他ORゲートの出力端子を第(m+1)サ ブ回路内の第(m-2) CASセルの第2デ ータ入力増子に接続し、第mサブ回路内の第 3 論理セルのAND及び排他ORゲートの第 1及び第2入力端子を第mサブ回路の第2論 理セルの出力端子及び第(m-i)サブ回路 の第1論理セルの出力端子に接続し、第iサ ブ回路の第1論理セルは重み-2 i を有する ビット信号を受信するインパータのみを具え、3. 発明の辞細な説明 該インパータの出力端子を第iサブ回路の第 2 論理セルの第1入力端子及び第(i + i) サブ回路内の第3論理セルのAND及び排他

ORゲートの入力端子に接続し(1≤i≤n)、 第 i 番サブ回路の第 2 論理セルは重みー 2 i + 1を有するピット信号を受信するインパー タと、ORゲートとANDゲートと排他OR ゲートを具え、その両ORゲートは重み-2i 及び-2i+1の反転ピット信号を受信し、 そのANDゲートは重みー2iの反転ピット 信号及び重みー2i+1の非反転ピット信号 を受信し、その排他ORゲートの出力端子は 第(i+1) サブ回路の第(i-1) CAS セルに接続し(i>1)、更にそのOR及び ANDゲートの出力端子を第2論理セルの別 のORゲートの入力増子に接続し、絞ORゲ ートの出力端子を第 i サブ回路の第 3 論理セ ルの各ゲートに接続したことを特徴とするデ ィジタル平開回路。

本発明は、各々第1及び第2データ入力端子、 制御入力铸子、桁上げ信号入力端子、桁上げ信号 出力罐子及び和信号出力増子を有する多数の可制

御論理加算/鴻算セル(CASセル)から成る、 ピット重みが-1から-2へ減少する2nピット の2進数の平方根を求める、即ち平開するディジ タル平開回路であって、n個のサブ国路を具え、 その第m番サブ回路はm+1個のCASセルを具 え(ここで1≤m≤n)、所定の重みのビット信 号を処理するCASセルの桁上げ倡号出力端子を 次の高い重みのピット信号を処理するCASセル の桁上げ信号入力端子に接続し、第m番サブ回路 内の貫み一mを有する信号を処理するCASセル の桁上げ信号出力端子をもって当該平開回路の重 みー m を有する出力ピット用の第m番出力端子を 構成し、第m番サブ回路内の第(m-i)番CA Sセルの第1データ入力端子を当該平開回路の第 (m-i)番出力端子に接続し(ここで1≤i≦m) 第 m 番サブ回路内の第(m - i) 番CASセルの 第2 データ入力鐺子を第(m-1)番サブ回路内 の第m番CASセルの和信号出力端子に接続し (ここでl≤i≤m)、第m番サブ回路内のCA Sセルのうち少なくとも、その第2データ入力値

子が第(m-1)番サブ回路のCASセルの和信 号出力婚子に接続されたCASセルの制御入力蟾 子を当該平開回路の第(m-1)番出力端子に接 統し、第m番サブ囲路の第m番及び第m+1番C ASセルはそれらの第2データ入力端子にそれぞ れ重みー2m+1及び-2mを有するピット信号 を受信し、且つこの第m+ 1 番セルの制御入力端 子はその桁上げ信号入力端子に接続して成る平開 回路に関するものである。

この種の平開回路は「Computer Arithmetic: Principles . Architecture and Design J Kai Hwang 考, John Wiley & Sons 発行、により既 知である。この平開回路はこの本のチャプター11、 セクション2(pp. 360 ~2)に開示されており、 いわゆる可制御加算/滅算セル(CASセル)で 実現されており、このCASセルはこの本のチャ プター2. セクション3(pp. 42 ~3)に開示さ れている。この平期回路の構成は前記の360~2 質に開示されているアルゴリズムに基づいており、 このアルゴリズムに従うと平開回路内のいくつか

**狩開昭 61- 67130 (4)** 

の位置で信号をCASセルに供給する前に反転する必要がある。しかし、信号を反転するのに必要とされるインバータ回路はCASセルのみを集積する場合に実現し得るCASセルの規則正しいパターンを乱す。このようにインバータ回路が受され、これにより実現可能な規則正しい象段パターンが乱されることは極めて不利であることが確かめられた。

本発明の目的は、インバータ回路を必要とせず、 CASセル以外の回路を必要としない平開回路を 提供することにある。

 Sセルの極めて規則正しいパターンを得ることが できる。

以下、図面につき本発明を詳細に説明する。

 $S_i = a_i \oplus (b_i \oplus P) \oplus C_i$  $C_{i+1} = (a_i+c_i) \cdot (b_i \oplus P) + a_i \cdot c_i$ 

第2図は本発明による平開回路 Wを示し、この回路はそれぞれ2個。3個。4個及び5個の可制御加算/減算セルBOAを含む複数個のサブ回路 S1、S2、S3及びS4から成る。図を明瞭とするために、各加算/減算号入の成る。図を明瞭とするために、各加算/減算号入の信号入力端子を削削をに示してある。本発明では回路BOA11、21、22、32、33、43、44、54は入入力場子は、に2進信号(-2の重みを有する)を、信号号、用の入力端子に論理を、1、を受信する。出力端子に論理を受信する。出力端子に論理を受信する。出力端子に論理人力端子に論理入力端子に論理入力端子を根成すると共に平開回路 Wの出力端子を構成する。

出力増子q, ~q。には回路wに供給された2進数 0. a, a, a, a, a, a, a, a, a, の平方根0. q, q, q, q, が得られ

前記文献に記載されているように、2 進数 A = 0. a<sub>1</sub>a<sub>2</sub>a<sub>3</sub>-----a<sub>2</sub>の平方根を求めるとき第 1 処理

において数(0.)01が数の組0.  $a_1$   $a_2$  から滅算される。残り $R_1$ が正のとき、 $q_1$ =1で、2 進数0.  $q_1$ 01 が数の組0.  $R_1$   $a_2$   $a_4$  から減算される。残り $R_1$  が負のとき、 $q_1$ =0 で、2 進数0.  $q_1$ 11 が数の組 $R_1$   $a_2$   $a_4$  に加算される。これから、第K ステップにおいて2 進数A の平方根の第K ビットを決定するのに次の計算が必要とされることが推論できる。

q<sub>k</sub> = 1 の場合:

R<sub>k+s</sub>=0.R<sub>k</sub>・a<sub>sk+1</sub>・a<sub>sk+s</sub>-0.q<sub>1</sub>q<sub>s</sub>---q<sub>k</sub>・01 q<sub>k</sub>=0の場合:

Rx+1=0. Rx · azx+1 · azx+2+0. q1q2---qx · 11

以上は、求められた平方根の最終ビット $q_k$ に 応じて加算又は滅算を行う必要があることを意味 する。しかし、第1の式 $(q_k=1)$ 、使って滅算を行 う必要がある)は2の補数表示で

R<sub>k+1</sub>=0. R<sub>k</sub>・a<sub>2x+1</sub>・a<sub>2k+2</sub>+0. q<sub>1</sub>q<sub>2</sub>---q<sub>k</sub>·li(q<sub>k</sub>=1) と書くことができる。更に、

R<sub>k+1</sub>=0. R<sub>k</sub>・a<sub>2k+1</sub>・a<sub>2k+2</sub>+0. q<sub>1</sub>q<sub>2</sub>---q<sub>k</sub>・11 (q<sub>k</sub>=0) が成立する。

上記の2式から、サブ回路(k+1)の2個の加

算/減算セルBOA(2k+2.2k+3) はそれらの"b" 信号入力端子に常に論理信号"l" を受信すると共に制御入力端子に常に論理信号"0" を受信するようにし(これらのセルBOA は常に加算にする必要がある)、サブ回路の残りの加算/減算セルBOA は前段のサブ回路Kからの(決定すべき平方根の)最終ビットqx により制御されるようにすればよいことが理解される。

本発明 2 進平開回路においては加算/減算回路 80A21、32、43、54 (第2図)はそれらのb、入力端子 (第1図)に常に"1"を、それらのP入力端子及びC、入力端子 (第1図)に常に"0"を受信する点に注意されたい。それらの排他 OR ゲートE01 の出力は 2 進値"1"を出力する。このためそれらの排他のRゲートB02 及びB03 の各出力は、ゲートB02 及びB03 がそれぞれ 2 進値"1"及び 2 進値"0"(=C、)を受信するので信号 Ta、を出力する。ORゲート02の出力は Ta、である。AND ゲートE1の出力は Ta、であるから、ORゲート01の

あることを意味する。その結果、ゲートEO2 の出力は常にa. であるから、a. を排他ORゲートEO 3 に直接供給すればゲートEO2 を省略することができる。また、ゲートEO1 の出力が常に"O" であるから、AND ゲートE1はその出力を2連値"O"から決して変化しない。従って、AND ゲートE2の出力場子をリード線ci-- に接続すればAND ゲートE1及びORゲートO1及びO2を省略することができる。

使って、最高に減縮した実施例においては、回路BOA k+1,k は単一インパータになり、回路BOA kk はORゲート01,02、AND ゲートE2、BXORゲートE03及びインパータ(EXORゲートE02の代り)を具えるだけであり、回路BOA k-1,k はAND ゲートE2とEXORゲートE03を具えるだけになり、半導体チップ上に小さな集積面積を必要とするだけとなる。回路BOA k-1,k の制御入力端子及びデータ信号入力端子b,と回路BOA,k-1,の桁上げ出力端子qk-1との相互接続は上述の減縮実施例では不要であるか桁上げ出力端子qk-1を回路BOA k-1,k+1のb,

出力はT. である。従って、加算/誤算回路 BOA \*...\* (k=1,2,3,4---)の各々は単一のインパータと置換することができ、これにより平開回路 を集積するのに要する半導体面積をかなり箇約す ることができる。

また、以上から、加算/減算回路BOAxx (k=1, 2, 3, 4---) の排他ORゲートEOI は、2 進館 1 (信号 b<sub>1</sub>) を排他ORゲートEO2 及びAND ゲートE1の入力端子に直接供給すれば省略することができることも明らかである (この場合加算/減算回路BOAxx をストレート全加算器に減縮できる)。しかし、AND ゲートB1の入力信号は常に"1" であるから、ゲートO2の出力はORゲートO1に直接接続したほうがよく、AND ゲートB1を省略することもできる。また、BIORゲートBO2 の代わりに単一インパータを使用することができる。

更に、加算/練算回路80A<sub>1</sub>。, 80A<sub>2</sub>。, ---80A<sub>k-1</sub>。 xはb<sub>1</sub>-入力端子とp-入力端子に同一 の信号を受信することに注意されたい。このこと は排他0Rゲート801 の出力が常に 2 遺位 \* 0 \* で

データ入力罐子に直接接続する必要がある。

## 4. 図面の簡単な説明

第1図は可制御加算/減算セルを示す図、 第2図は本発明平開回路の一実施例を示す図で 53。

BOA …可制御加算/減算セル

### FA…全加算回路

ai,bi…第1及び第2データ入力婚子

c: …桁上げ信号入力端子

C(+) …桁上げ信号出力端子

#### P … 制御入力端子

S. …和信号出力端子

BO1, EO2. EO3 …俳他ORゲート

E1. E2…AND ゲート

01.02 …ORゲート

9 …平阴回路。

S<sub>1</sub>, S<sub>2</sub>, S<sub>3</sub>, S<sub>4</sub>…サブ回路

q., --- q.…出力端子

# 特開昭61-67130(6)

